загрузка...

трусы женские
загрузка...
Реферати » Реферати з інформатики » Синтез логічних схем для збереження і переробки інформації

Синтез логічних схем для збереження і переробки інформації

1. Синтез реверсивного десятирозрядних регістра зсуву на одну позицію. Використовувати тригери типу D. При зсуві вправо в крайній розряд завантажувати одиницю.
2. Синтез асинхронного двійкового лічильника, що виконує прямий рахунок, з модулем рахунку рівним 26, використовуючи тригери типу D.
3. Синтез синхронного двійкового лічильника, що виконує зворотний рахунок , з модулем рахунку рівним 14, використовуючи тригери типу JK і логіку І-НЕ.
4. Синтез послідовного восьмирозрядного суматора.

Задача№1
Задача№2
Задача№3
Задача№4

Задача№1
Синтез реверсивного регістра зсуву.
Регістр на 10 розрядів. Використовувати тригери типу D.
Рішення
Регістри являють собою вузли цифрових систем, призначені для запису і зберігання двійкових кодів. Наприклад: Якщо необхідно скласти два числа А і В, то необхідна їх попередня запис в два регістри.
А В

Clk Рг. А Clk Рг. В
Т. до. Схема регістра повинна зберігати двійкові цифри, а тригер призначений для запису і зберігання 0 або 1, то схема регістра повинна містити стільки тригерів, скільки двійкових цифр необхідно зберігати. Зазвичай регістри будують, використовуючи тригери типу D.
Q
DT
Clk CQ

Як приклад представимо структуру регістра, призначеного для запису і зберігання 4-ох розрядних двійкових чисел.

A3 Q3 A2 Q2 A1 Q1 A0 Q0

DTDTDTDT
Clk CCCC

Q3 Q2 Q1 Q0

У представленій схемі виходи Q3, Q2, Q1, Q0 є прямими виходами регістра, в той час як необов'язкові виходи Q3, Q2, Q1, Q0 є інверсними виходами регістра.
Дуже часто в цифрових системах використовується операція зсуву. Маємо 01100111, тоді зрушення вліво виглядає:
0 1 1 0 0 1 1 1 0 1 1 0 0 1 1 1
Ліворуч Праворуч
1 1 0 0 1 1 1 0 0 0 1 1 0 0 1 1
Для реалізацій операцій зсуву вліво / вправо можуть використовуватися або мультиплексори, або регістри. Регістр, здатний зрушувати дані в обох напрямках, називається реверсивним сдвигающим регістром (РСР).
Синтез РСР.
Виконаємо синтез РСР на тригерах типу D.
1) Складемо таблицю, в якій відобразимо поточне і наступний стан кожного з тригерів регістра. При цьому будемо вважати, що регістр 3-ох розрядний. Так як регістр повинен зрушувати або вліво, або вправо, то в цій таблиці слід в окремому стовпці записувати значення спеціального керуючого сигналу SL / R. Крім того, таблиця буде містити значення, які потрібно подавати на входи D кожного з тригерів при переході від поточного стану в наступний стан.

SL / R
t
t + 1
D2
D1
D0

Q2
Q1
Q0
Q2
Q1
Q0



0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
0
1
1
1
1
0
1
1
0
0
1
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
0
1
1
0
1
0
0
1
0
0
0
1
1
1
1
1
0
1
1
0
1
0
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
1
0
0
0
1
0
0
1
1
0
1
1
0
0
1
0
0
1
1
1
0
0
0
1
0
0
1
0
1
1
0
1
0
1
0
0
1
0
1
1
1
0
0
1
1
0
1
1
1
1
1
1
0
1
1
0
1
1

2) Заповнимо діаграму Вейча-Карно з тим, щоб отримати логічні вирази для D2, D1, D0.

 
OO
O1
11
1O

 
OO
O1
11
1O

 
OO
O1
11
1O

OO
 
 
1
1

OO
 
1
1
 

OO
 
 
 
 

O1
 
 
1
1

O1
 
1
1
 

O1
 
 
 
 

11
 
 
 
 

11
1
1
1
1

11
 
 
1
1

1O
 
 
 
 

1O
 
 
 
 

1O
 
 
1
1

D2 = SL / R * Q1 D1 = SL / R * Q0 SL / R * Q2 D0 = SL / R * Q1
3) За отриманими логічним виразам синтезуємо схему регістра.


DT 1 DTDT


CCC
clk



1
На основі отриманих логічних виразів і синтезованої схеми можна отримати логічне вираз і схему для i-го тригера.
Di = SL / R * Qi - 1 SL / R * Qi + 1
На основі отриманого виразу можна побудувати схему заданого регістра.


Задача№2
Синтез асинхронного двійкового лічильника, що виконує прямий рахунок, з модулем рахунку рівним 26, використовуючи тригери типу D.
Рішення
Найпростішими двійковими лічильниками є асинхронні двійкові лічильники (АДС) .Нехай к = 3, тоді АДС з М = 2 ^ 3 буде виглядати:

Представлена ??схема є схемою АДС, забезпечує підсумовування вхідних імпульсів (з примим рахунком).

Представлена ??тимчасова діаграма пояснює роботу асинхронного 3-х розрядного лічильника.
Таблиця переходів для прямого рахунку записується так:
000 Молодший тригер лічильника спрацьовує по зрізу вхідних
001 імпульсів на лінії clk. Як видно з діаграми стан
010 на виході молодшого тригера змінюється після кожного зрізу
011 вхідних сінхроімпульсов.Так як середній тригер
100 синхронізується прямим виходом сусіднього молодшого
101 тригера, то стан на його виході буде менятся при
110 формуванні зрізу на виході Q0 .Так само як і на Q2.
111
Перевагою цієї схеми є простота структури, поряд з цим є величезний недолік: з ростом розрядності, тобто числа тригерів лічильника, зростає сумарна затримка спрацьовування найстаршого триггера лічильника, що означає необхідність Зменшення частоти вхідних синхроімпульсів. Інакше кажучи, в АДС неможливо забезпечити високі робочі частоти.
Якщо вхід синхронізації сусіднього старшого тригера пдключіть до зворотного виходу сусіднього тригера, то лічильник стане віднімаються. В цьому випадку говорять, що має місце зворотний рахунок.
Здійснити синтез заданого АДС:
Визначимо кількість тригерів log2 26 = 5.
Переведемо число 26 з десяткової системи числення в двійкову: 262 = 110102.
Изобразим схему заданого АДС:

Задача№3
Синтез синхронного двійкового лічильника, що виконує зворотний рахунок, з модулем рахунку рівним 14, використовуючи тригери типу JK і логіку І-НЕ.
Рішення
Використовуємо тригери типу JK.
1) Визначимо кількість тригерів.
M = log2 14 = 4
2) Будується таблиця переходів лічильника. При цьому іпсользуется таблиця переходів відповідного триггера.
J = 1 запис 1 J = 0 храненіе.Виход не K = 0 K = 0 змінюється
J = 0 запис 0 (скидання) J = 1 0 1
K = 1 K = 1 1 0
Qt
Qt + 1
Для лічильника з к = 14 таблиця переходів буде виглядати наступним чином:
J
K
0
0
0
*
0
1
1
*
1
0
*
1
1
1
*
0

Q3
Q2
Q1
Q0
Q3 '
Q2'
Q1 '
Q0 '
J3
K3
J2
K2
J1
K1
J0
K0
Сторінки:
0
0
0
0
1
1
0
1
1
*
1
*
0
*
1
*
1
1
0
1
1
1
0
0
*
0
*
0
0
*
*
1
1
1
0
0
1
0
1
1
*
0
*
1
1
*
1
*
1
0
1
1
1
0
1
0
*
0
0
*
*
0
*
1
1
0
1
0
1
0
0
1
*
0

Страницы: 1 2
загрузка...
ur.co.ua

енциклопедія  з сиру  аджапсандалі  ананаси  узвар