загрузка...

трусы женские
загрузка...
Реферати » Реферати з комп'ютерних наук » Розробка блоку пам'яті мікропроцесорної системи

Розробка блоку пам'яті мікропроцесорної системи

ПОЯСНЮВАЛЬНА ЗАПИСКА.
1. Завдання на курсове проектування
2. Особливості побудови блоків пам'яті
3. Опис принципів роботи розроблюваних блоків.
3.1. Розробка електричних схем блоків ПЗУ і ОЗУ.
3.2. Розробка селектора адреси.
3.3. Тимчасова діаграма роботи БП.
4. Розрахунок електричних параметрів блоку пам'яті.
Графічна частина.
1. Функціональна схема блоку пам'яті.
Література



ПОЯСНЮВАЛЬНА ЗАПИСКА.

1. Завдання на курсове проектування

Розробити блок пам'яті мікропроцесорної системи, де: обсяг ПЗУ становить 20К * 8 і будується на мікросхемах К556РТ20 обсяг ОЗУ складає 10К * 8 і будується на мікросхемах К132РУ9А серія мікросхем використовуваних як дешифраторів, буферів шин і т.д. - 1554
Режими роботи блоку пам'яті визначаються зовнішніми керуючими сигналами MEMWR, MEMRD.
2. Особливості побудови блоків пам'яті
Компактна мікроелектронна "пам'ять" широко застосовується в сучасній електронній апаратурі самого різного призначення. В ЕОМ пам'ять визначають як функціональну частину, призначену для запису, зберігання та видачі команд і оброблюваних даних. Комплекс технічних засобів, що реалізують функцію пам'яті, називають запам'ятовуючим пристроєм (ЗУ).
Для забезпечення роботи процесора (мікропроцесора) необхідні програма, т. Е. Послідовність команд, і дані, над якими процесор виробляє приписувані командами операції. Команди і дані поступають в основну пам'ять ЕОМ через пристрій вводу, на виході якого вони одержують цифрову форму подання, т. Е. Форму кодових комбінацій О і 1. Основна пам'ять, як правило, складається з ЗУ двох видів - оперативного (ОЗУ) і постійного (ПЗУ).
Оперативне ЗУ призначено для зберігання змінної інформації, воно допускає зміну свого вмісту в ході виконання процесором обчислювальних операцій з даними. Це значить, що процесор може вибрати (режим зчитування) з ОЗУ код команди і дані і після обробки помістити в ОЗУ (режим записи) отриманий результат. Причому можливе розміщення в ОЗУ нових даних на місцях колишніх, які в цьому випадку перестають існувати. Таким чином, ОЗУ може працювати в режимах запису, зчитування і збереження інформації.
Постійне ЗУ містить інформацію, яка не повинна змінюватися в ході виконання процесором програми. Таку інформацію складають стандартні підпрограми, табличні дані, коди фізичних констант і постійних коефіцієнтів і т. П. Ця інформація заноситься в ПЗУ попередньо, і в ході роботи процесора може тільки зчитуватися. Таким чином ПЗУ працює в режимах зберігання та зчитування.
Функціональні можливості ОЗУ ширше, ніж ПЗУ: ОЗУ може працювати в якості ПЗУ, т. Е. В режимі багаторазового зчитування одноразово записаної інформації, а ПЗУ як ОЗУ використано бути не може, так як не дозволяє в процесі роботи змінити, занесену в нього інформацію. В свою чергу, ПЗУ має перевагою перед ОЗУ у властивості зберігати інформацію при збоях і відключенні харчування. Це властивість отримало назву енергонезалежність. Оперативне ЗУ є енергозалежною, тому що інформація, записана в ОЗП, втрачається при збоях живлення.
Для мікросхем пам'яті, що випускаються вітчизняною промисловістю, характерні широка номенклатура типів, значне, різноманітність варіантів конструктивно-технологічного виконання, великий діапазон функціональних характеристик і значень електричних параметрів, істотні відмінності в режимах роботи і в областях застосування.
Мікросхеми пам'яті виготовляють за напівпровідникової технології на основі кремнію з високим ступенем інтеграції компонентів на кристалі, що визначає їх приналежність до великих інтегральних схем (ВІС). Конструктивно БІС 'пам'яті представляє собою напівпровідниковий кристал з площею в кілька десятків квадратних міліметрів, укладений в корпус.
Мікросхеми пам'яті для побудови блоку пам'яті мікропроцесорної системи вибирають, виходячи з таких даних: необхідна інформаційна ємність і організація пам'яті, швидкодія (час циклу звернення для запису або зчитування), тип магістралі (інтерфейсу), характеристики ліній магістралі (навантажувальна здатність по струму і ємності, вимоги до пристроїв введення-виведення підключаються вузлів та ін.), вимоги до енергоспоживання, необхідність забезпечення енергонезалежності, умови експлуатації, конструктивні вимоги.
3. Опис принципів роботи розроблюваних блоків.

У розробляється блоці пам'ять підключена до мікропроцесора (МП) за допомогою трьох шин: шини даних (ШД), шини адреси (ША) і шини управління. При зверненні до пам'яті МП виставляє по ША адресу осередки пам'яті (ЯП), а по ШУ - сигнал MEMRD в циклі читання пам'яті або MEMWR в циклі запису (рис. 3.1). Причому ці сигнали управління активно низькі і одночасно ніколи не можуть бути активними. В циклі читання інформація передається по ШД з пам'яті в МП, а в циклі запису - з МП в пам'ять. Якщо ж до пам'яті звернення немає, то її виходи відключені від ШД. Описаний алгоритм роботи пам'яті реалізовується схемою управління, яка входить до складу розроблюваного блоку.


Пам'ять МПС включає в себе ПЗУ, призначене для зберігання програм, різних констант, табличних даних і т.д., і ОЗУ, яке використовується для зберігання проміжних даних і масивів даних, що надходять із зовнішніх пристроїв, організації стековой пам'яті і т.д. Область адрес ЯП ПЗУ лежить починаючи з нульового до максимального, що визначається інформаційним обсягом цього вузла, слідом за якими розташовуються адреси ЯП ОЗУ.
Таким чином до складу розроблюваного блоку пам'яті входить блок ПЗУ, блок ОЗУ і схема управління.

3.1. Розробка електричних схем блоків ПЗУ і ОЗУ.

Задані мікросхеми ПЗУ К556РТ20 і ОЗУ К132РУ9А мають об'єм 1К * 8 і 1К * 4 відповідно.
Для збільшення "ширини" вибірки необхідно об'єднати відповідні адресні входи і входи управління мікросхем пам'яті. Зі сказаного випливає, що для мікросхем ПЗУ, збільшення "ширини" вибірки не потрібно, а для ОЗУ потрібно об'єднати 2 мікросхеми.
Для збільшення інформаційної ємності об'єднуємо відповідні входи і відповідні виходи для ПЗУ - 20 мікросхем, а для ОЗУ - 20 мікросхеми. Отримаємо інформаційну ємність відповідно 20К * 8 і 10К * 8.
Для зменшення ємнісний навантаження системної шини внутрішні шини адреси і даних блоків підключаємо до неї через буферні формувачі побудовані на мікросхемах К1554АП6. Причому розіб'ємо БП на дві складові частини: блок ПЗУ і блок ОЗУ. Входи і виходи цих блоків підключимо до різних буферним формувачу.
Складемо карту пам'яті заданого пристрою:

3.2. Розробка селектора адреси.
Так як вибір між блоками ПЗУ і ОЗУ здійснюється розрядами адреси (А12? А14), використовуватимемо ці адреси для синтезування схеми селектора адреси.
Синтезуємо схему селектора адреси за допомогою карт Карно.

Для управління роботою селектора адреси використовуємо сигнали і, так як певний блок вибирається низьким рівнем сигналу.
Селектор адреси виробляє сигнали AS0 і AS1, при зверненні до ПЗУ і ОЗУ, відповідно. При цьому обидва цих сигналу активно низькі. Сигнали AS0 або AS1 тільки тоді будуть вибирати один з блоків пам'яті, коли один із сигналів MEMWR або MEMRD буде активним низьким. Якщо ж обидва сигналу будуть активно високими, то це буде забороною звернення до пам'яті.

4. Розрахунок електричних параметрів блоку пам'яті.
Максимально допустима кількість поєднуваних входів КI мікросхем пам'яті визначимо з того, що сумарні струми навантаження для високого і низького рівнів сигналу і емкостная навантаження не повинні перевищувати значень, допустимих для виходу буферного каскаду, використовуваного в даній ланцюга:
де IOH, IOL, COL - максимально допустимі значення струмів навантаження високого і низького рівнів і ємності навантаження буферного елемента, IIH, IIL, CI - вхідні струми високого і низького рівнів і ємність входів, СМ - ємність монтажу.

При розрахунку динамічних параметрів розробленого блоку пам'яті врахуємо той факт, що часи затримок поширення сигналу, вказані для ємності

Сторінки: 1 2
загрузка...
ur.co.ua

енциклопедія  з сиру  аджапсандалі  ананаси  узвар