загрузка...

трусы женские
загрузка...
Реферати » Реферати з комп'ютерних наук » Процесор. Блок цілочисельний арифметики.

Процесор. Блок цілочисельний арифметики.

Cодержание

1. Завдання

2. Алгоритм

2.1. Алгоритм множення

2.2. Алгоритм ділення

3. Операційна схема та вбудоване виконання операцій

4. Функціональна схема операційної частини пристрою

5. Функціональна схема керуючої частини

6. Принципова схема керуючої частини

7. Таблиця мікрокоманд

8. Література

2 . Алгоритм операцій

2.1. Алгоритм множення

Eдоп * Fдоп = Gдоп
Перед початком операції в RG1 = Fдоп; RG2 = 0; RG3 = Eдоп
Знаки співмножників беруть участь в операції нарівні з іншими розрядами, а це значить що Eдоп і Fдоп перемножуються як звичайні (m +1) розрядні цілі числа без знака. При цьому знак Едоп бере участь для того щоб СПП (сума часткових творів) в RG2 формувалася в доп. коді. Знак Fдоп бере участь для того щоб твір формувалося в подвійному форматі.
У кожному з (m +1) циклів множення здійснюються дії:
1) Eдоп додається до RG2 якщо P4 = 1;
1
2) RG2, RG1, tзн при зсуві вправо необхідно зберігати уявлення СПП у дод. коді, а це значить що зліва потрібно вводити 0, якщо число => 0 і 1, якщо число <0.>

2.2. Алгоритм ділення

Gдоп / Eдоп = Fдоп
а) встановлюємо початкові значення регістрів і тригерів
б) зсуваємо подільне на 1 розряд вліво
в) аналізуємо знаки Gi-1 і E. Якщо однакові то віднімаємо E з GR2.
Якщо різні то + E до RG2
г) аналізуємо знаки Gi і E, якщо однакові то цифра приватного = 1
д ) аналізуємо ТФ, якщо ТФ = 1 виконуємо перевірку на ПРС 2-го етапу
е) зменшуємо значення лічильника циклів
ж) якщо лічильник не = 0 то переходимо на пункт б)
з) передаємо приватне в RG1
і) коректуємо приватна
к) видаємо приватне на вихідну шину

3. Операційна схема та вбудоване виконання
операцій

Відповідно до алгоритму будуємо ОС (рис. 1), визначаємо необхідний набір МО і граф МП (рис. 2), вважаючи що в RG3 виконується однотактним способом (по входів D тригерів RG2) за сигналом у4; в RG1 - двотактним способом (по входів R і S) за сигналами У6 і У7.
В ОС на Рис. 1 використані наступні позначення:
Тпп - тригер переповнення
Тпер - тригер перенесення
Тзн1 - тригер знака множимо, флагової тригер при розподілі
Тзн2 - тригер знака Gi-1
Тзн3 - тригер знака діленого
Х (8:0) - вхідна шина
Z (8:0) - вихідна шина

У МП на Рис. 2 введені 15 осведомітельних сигналу:
Р1 = RG3 (8) Р10 = Р1?? Р3
Р2 =? Р11 = Р3? Р1
Р3 = RG2 (8) P12 = P6?? Р5
Р9 = RG2 (7)?? RG2 (6) P13 = P1 Tзн2 v P1 Tзн2
P4 = 1 (CT = 0) P14 = tпер
Р5 = RG1 (0) Р15 = Тзн1
Р6 = Р1 Tзн2 v Tзн2 Р1
Р7 = 1 (RG2 (8:0) = 0)
Р8 = Тзн3
? - Зовнішній сигнал що визначає вид операції
(0 - множення; 1 - розподіл)
а також 17 імпульсних керуючих сигналів:
у1 : {RG2 = RG2 (8:0). RG1 (8); У10: Тпп = 1
RG1 = RG1 (7:0) .0} У11: RG2 = RG1
y2: RG2 = RG2 + RG3 +1 y12: RG2 = RG2 +1
y3: RG2 = RG2 + RG3 y13: Z = RG2
y4: RG3 = X y14: {RG1 = RG2 (0). RG1 (8:1);
Y5: {RG2 = X; Tзн1 = 1} Tзн1 = RG1 (0)}
y6: {RG1 = X; Tзн3 = P3; Tпп = 0; y15: RG2 = 0.RG2 (8:1)
СТ = 9; Тпер = 0; } Y16: RG2 = 1.RG2 (8:1)
y7: RG1 (0) = 1 y17: RG2 = 0
y8: Тзн1 = 0
У9: СТ = СТ-1

Z (8:0)

У13 Р15
Р5

зн RG1 1 січня Тзн1
7 Серпень 0

У6 у1 У14 У7

Р2
Р3 у18

Тзн2 зн 1 січня
8 7 6 RG2 0

У16 у5 у1 у15, У16

Р14

Тпер зн KSM у2, У12
7 серпня 0

P1 у3 у2

зн
7 серпня RG3 0

у4

Х (8:0)

Р4 ПРС Р8


СТ Тпп Тзн3

Рис. 1.

Початок

2
?
0 1 5
y6 6

y17 1 вересня
0

0 11 лютого 3
P5
1 1 10
y3 7

0 0 15 0
P3 P14 1
1 січня 12 Січня
0 8
P1 9

1 0 4
y16, y14, y9 y15, y14, y9 3
1
3 січня 2 січня
0
P4 7 0
1 серпня
0 1
P15 2 1 3
1
y2 13
11
8 13 січня
y13 1
0 1
12
y11
0 8

0
0 3
1
10
У13


кінець

Рис. 2.
4. Функціональна схема операційної частини
пристрої

На Рис. 3. Представлена ??функціональна схема операційної частини (ОЧ) на регістрах і мультиплексорах. У схему з УЧ подаються 15 імпульсних керуючих сигналів з тривалістю, що дорівнює 50 нс, причому частина керуючих сигналів (у2, у3, У12) подаються на входи синхронізації регістрів і одночасно беруть участь у формуванні сигналів на інформаційних входах тригерів за допомогою різних комбінаційних схем. Отже, по-перше, якщо час затримки згаданих комбінаційних схем перевищує значення 50 нс, то схемою користуватися не можна, тому що до моменту перемикання тригерів сигнали на їх інформаційних входах не встигнуть сформуватися. Наприклад, сигнал у3 повинен мати тривалість, достатню для того, щоб встигли спрацювати елементи 2,3 і4 ступенів схеми, інакше в момент закінчення у4 в RG2 зафіксується неправильний результат. Таким чином, в даній схемі тривалість сигналів МО повинна визначатися за часом виконання найтривалішою МО, яке при заданій елементної бази перевищує задане значення.
По-друге, тому що сигнали на входах "С" і "D" тригерів RG2 при виконанні у2, у3 і У12 закінчуються одночасно (без урахування затримок сигналів в комбінаційних схемах), то тригери можуть не переключитися потрібним чином через можливу "гри фронтів" на входах "С" і "D".
Для вирішення зазначених проблем з метою підвищення швидкодії і надійності схеми розіб'ємо все МО на 2 групи.
У першу групу виділимо МО у2, у3 і У12, пов'язані не тільки з перемиканням тригерів з входів синхронізації, але і з формуванням сигналів на інформаційних входах цих тригерів.
У другу всі інші МО, для виконання яких достатні імпульсні керуючі сигнали з тривалістю рівний 50 нс. Як правило, в цю групу входять дії, пов'язані з перемиканням тригерів по асинхронним входів, або по входів синхронізації, якщо сигнали на інформаційних входах тригерів при цьому не змінюються.
Для виконання МО 1-ої групи необхідні додаткові потенційні керуючі сигнали (сигнали з тривалістю, неменшою такту Т), звані мікропрікази. Тоді імпульсні керуючі сигнали подаються лише на входи синхронізації тригерів, а формування сигналів на інформаційних входах цих тригерів здійснюється за допомогою мікропріказов, які повинні надходити в схему раніше і закінчуватися пізніше сигналів на входах синхронізації тригерів.
У керуючої частини з програмованої логікою мікропрікази формуються за допомогою розрядів операційного поля мікрокомани, зчитується з керуючої пам'яті. Позначимо ці розряди і відповідні їм мікропрікази через МК (j), де j = 0, 1, 2, ...
Якщо використовувати три мікропрікази, то схема Рис.3. перетвориться до виду, представленому на Рис.4 (без ланцюгів записи з вхідною шини, без тригерів Тпп, Тзн3, лічильника циклів і ланцюга видачі на вихідну шину). Тут: по-перше, відсутня тригер перенесення, так як при використанні мікропріказов сигнал перенесення на виході KSM стає

Сторінки: 1 2 3
загрузка...
ur.co.ua

енциклопедія  з сиру  аджапсандалі  ананаси  узвар