загрузка...

трусы женские
загрузка...
Реферати » Реферати з комп'ютерних наук » Особливості архітектури PA-RISK компанії Hewlett-Packard

Особливості архітектури PA-RISK компанії Hewlett-Packard


1. ХАРАКТЕРИСТИКА існуючу архітектуру

1.1 Основні відмінності CISC і RISC архітектур
Двома основними архітектурами набору команд, використовуваними комп'ютерної промисловістю на сучасному етапі розвитку обчислювальної техніки (відповідно до [2]) є архітектури CISC і RISC. Основоположником CISC-архітектури можна вважати компанію IBM з її базової архітектурою / 360, ядро ??якої використовується з 1964 року і дійшла до наших днів, наприклад, в таких сучасних мейнфреймах як IBM ES / 9000.Лідером в розробці мікропроцесорів c повним набором команд (CISC - Complete Instruction Set Computer) вважається компанія Intel зі своєю серією x86 і Pentium. Ця архітектура є практичним стандартом для ринку мікрокомп'ютерів. Для CISC-процесорів характерно: порівняно невелике число регістрів загального призначення; велика кількість машинних команд, деякі з яких навантажені семантично аналогічно операторам високорівневих мов програмування і виконуються за багато тактів; велика кількість методів адресації; велика кількість форматів команд різної розрядності; переважання двоадресний формату команд; наявність команд обробки типу регістр-пам'ять.
Основою архітектури сучасних робочих станцій і серверів є архітектура комп'ютера зі скороченим набором команд (RISC - Reduced Instruction Set Computer). Зачатки цієї архітектури йдуть своїм корінням до комп'ютерів CDC6600, розробники яких (Торнтон, Крей та ін.) Усвідомили важливість спрощення набору команд для побудови швидких обчислювальних машин. Цю традицію спрощення архітектури С. Крей з успіхом застосував при створенні широко відомої серії суперкомп'ютерів компанії Cray Research. Проте остаточно поняття RISC в сучасному його розумінні сформувалося на базі трьох дослідницьких проектів комп'ютерів: процесора 801 компанії IBM, процесора RISC університету Берклі і процесора MIPS Стенфордського університету.
Серед інших особливостей RISC-архітектур слід відзначити наявність досить великого реєстрового файлу (в типових RISC-процесорах реалізуються 32 або більше число регістрів у порівнянні з 8 - 16 регістрами в CISC-архитектурах), що дозволяє більшій обсягом даних зберігатися в регістрах на процесорному кристалі більший час і спрощує роботу компілятора з розподілу регістрів під змінні.







**** 7.0915.01.08 ПЗКП
Лист







Змін
Лист
№ докум.
Підпис.
Дата




Для обробки, як правило, використовуються трехадресние команди, що крім спрощення дешифрации дає можливість зберігати більше число змінних в регістрах без їх подальшої перезавантаження.
Розвиток архітектури RISC в значній мірі визначалося прогресом в області створення оптимізують компіляторів. Саме сучасна техніка компіляції дозволяє ефективно використовувати переваги більшого реєстрового файлу, конвеєрної організації і більшої швидкості виконання команд. Сучасні компілятори використовують також переваги іншій оптимізаційної техніки для підвищення продуктивності, зазвичай застосовуваної в процесорах RISC: реалізацію затриманих переходів і суперскалярной обробки, що дозволяє в один і той же момент часу видавати на виконання кілька команд.
Слід зазначити, що в останніх розробках компанії Intel (маються на увазі Pentium і Pentium Pro), а також її послідовників-конкурентів (AMD R5, Cyrix M1, NexGen Nx586 і ін.) Широко використовуються ідеї , реалізовані в RISC-мікропроцесори, так що багато розходжень між CISC і RISC стираються. Однак складність архітектури та системи команд x86 залишається і є головним чинником, що обмежує продуктивність процесорів на її основі.







**** 7.0915.01.08 ПЗКП
Лист







Змін
Лист
№ докум.
Підпис.
Дата





1.2 Переваги і недоліки архітектури PA-RISC
компанії Hewlett Packard

Основою розробки сучасних виробів Hewlett-Packard є архітектура PA-RISC. Вона була розроблена компанією в 1986 році і з тих пір пройшла кілька стадій свого розвитку завдяки успіхам інтегральної технології від многокристального до однокристального виконання. У вересні 1992 року компанія Hewlett-Packard оголосила про створення свого суперскалярного процесора PA-7100, який з тих пір став основою побудови сімейства робочих станцій HP 9000 Series 700 і сімейства бізнес-серверів HP 9000 Series 800. Нині є 33-, 50 - і 99 МГц реалізації кристала PA-7100. Крім того випущені модифіковані, поліпшені за багатьма параметрами кристали PA-7100LC з тактовою частотою 64, 80 і 100 МГц, і PA-7150 з тактовою частотою 125 МГц, а також PA-7200 з тактовою частотою 90 і 100 МГц. Компанія активно розробляє процесор наступного покоління HP 8000, які працюватиме з тактовою частотою 200 МГц і забезпечувати рівень 360 одиниць SPECint92 і 550 одиниць SPECfp92. Поява цього кристала очікується в 1996 році. Крім того, Hewlett-Packard у співпраці з Intel планують створити новий процесор з дуже довгим командним словом (VLIW-архітектура), який буде сумісний як з сімейством Intel x86, так і сімейством PA-RISC. Випуск цього процесора планується на 1998 рік.

1.3 Характеристика процесорів на основі архітектури PA-RISC

1.3.1 Характеристика та особливості процесора PA 7100

Особливістю архітектури PA-RISC є внекрістальная реалізація кешу, що дозволяє реалізувати різні обсяги кеш-пам'яті і оптимізувати конструкцію в залежності від умов застосування (рисунок 1.3.1). Зберігання команд і даних здійснюється в роздільних кешах, причому процесор з'єднується з ними за допомогою високошвидкісних 64-бітових шин. Кеш-пам'ять реалізується на високошвидкісних кристалах статичної пам'яті (SRAM), синхронізація яких здійснюється безпосередньо на тактовій частоті процесора. При тактовій частоті 100 МГц кожен кеш має смугу пропускання 800 Мбайт / с при виконанні операцій зчитування і 400 Мбайт / с при виконанні операцій запису. Мікропроцесор апаратно підтримує різний об'єм кеш-пам'яті: кеш команд може мати обсяг від 4 Кбайт до 1 Мбайт, кеш даних - від 4 Кбайт до 2 Мбайт.







**** 7.0915.01.08 ПЗКП
Лист







Змін
Лист
№ докум.
Підпис.
Дата





Щоб знизити коефіцієнт промахів застосовується механізм хеширования адреси. В обох кешах для підвищення надійності застосовуються додаткові контрольні розряди, причому помилки кеша команд коригуються апаратними засобами.



Ріс.1.3.1 Блок-схема процесора PA 7100

Процесор під'єднується до пам'яті і підсистемі введення / виводу за допомогою синхронної шини. Процесор може працювати з трьома різними відносинами внутрішньої і зовнішньої тактовою частоти в залежності від частоти зовнішньої шини: 1: 1, 3: 2 і 2: 1. Це дозволяє використовувати в системах різні за швидкістю мікросхеми пам'яті.
Конструктивно на кристалі PA-7100 розміщені: цілочисельний процесор, процесор для обробки чисел з плаваючою точкою, пристрій управління кешем, уніфікований буфер TLB, пристрій управління, а також ряд інтерфейсних схем. Цілочисельний процесор включає АЛУ, пристрій зсуву, суматор команд переходу, схеми перевірки кодів умов, схеми обходу, універсальний регістровий файл, регістри







**** 7.0915.01.08 ПЗКП
Лист







Змін
Лист
№ докум.
Підпис.
Дата





управління та регістри адресного конвеєра. Пристрій управління кеш-пам'яттю містить регістри, що забезпечують перезавантаження кеш-пам'яті при виникненні промахів і контроль когерентного стану пам'яті. Це пристрій містить також адресні регістри сегментів, буфер перетворення адреси TLB і апаратуру хеширования, керуючу перезавантаженням TLB. До складу процесора плаваючою точки входять пристрій множення, арифметико-логічний пристрій, пристрій ділення і витягання квадратного кореня, регістровий файл і схеми "закоротки" результату. Інтерфейсні пристрої включають всі необхідні схеми для зв'язку з кеш-пам'яттю команд і даних, а також з шиною даних. Узагальнений буфер TLB містить 120 рядків асоціативної пам'яті фіксованого розміру і 16 рядків змінного розміру.
Пристрій плаваючою точки реалізує арифметику з одинарною та подвійною точністю в стандарті IEEE 754. Його пристрій множення використовується також для виконання операцій цілочисельного множення. Пристрої розподілу та обчислення квадратного кореня працюють з подвоєною частотою процесора. Арифметико-логічний пристрій виконує операції додавання, віднімання та перетворення форматів даних. Регістровий файл складається з 28 64-бітових регістрів, кожен з яких може використовуватися як два 32-бітових регістра для виконання операцій з плаваючою точкою одинарної точності. Регістровий файл має п'ять портів читання і три порти записи, які забезпечують одночасне виконання операцій множення, додавання і завантаження / запису.
Конвеєр проектувався з метою максимального збільшення часу, необхідного для виконання читання зовнішніх кристалів SRAM кеш-пам'яті

Сторінки: 1 2 3 4 5
загрузка...
ur.co.ua

енциклопедія  з сиру  аджапсандалі  ананаси  узвар