загрузка...

трусы женские
загрузка...
Реферати » Реферати з комп'ютерних наук » Опис процесорів сімейства ADSP

Опис процесорів сімейства ADSP

1. Письмо сигнальних процесорів сімейства ADSP 2100

Сімейство процесорів ADSP-2100 представляє собою сукупність програмованих мікропроцесорів із загальною структурою, оптимізовану для обробки аналогового сигналу в цифровій формі, а так само для інших прикладних цілей. Різні мікропроцесори відрізняються один від одного переважно типом периферійних пристроїв, які доповнюють основну структуру. В різних членах сімейства можуть мається пам'ять, таймер, послідовний і паралельний порти. Крім того, процесори ADSP-21msp58 / 59 включають аналоговий інтерфейс для перетворення сигналу звуковий частоти.
1.1. Функціональні модулі

Computational Units (обчислювальний модуль) - кожен процесор сімейства ADSP-2100 містить три повнофункціональних незалежних обчислювальних модуля: arithmetic / logic unit (ALU) - аріфметічіско-логічний, multiplier / accumulator (MAC) - накопичувач, barrel shifter - сдвіговий расшірітель.Все модулі оперують з 16-розрядними словами, а також забезпечують апаратну підтримку мультиточности.
Data Address Generators & Program Sequencer (генератори адрес даних і програма sequencer) - два окремих генератора адрес забезпечують адреси для вбудованої і зовнішньої пам'яті. Здвоєні генератори адрес даних дозволяють процесору генерувати адреси для двох вибірок операнда одночасно, що максимізує продуктивність.
Memory (пам'ять) - в сімействі ADSP-2100 застосовується архітектура пам'яті, в якій дані зберігаються в секції даних, а в секції програм зберігаються як дані так і команди. Всі процесори сімейства мають оперативну пам'ять складається і цих двох сегментів. Швидкодія внутрішньої пам'яті дозволяє процесору вибирати два операнда (один з області даних, інший з області програм) на протязі одного циклу.
Serial Ports (послідовні порти) - забезпечують послідовний інтерфейс зв'язку з апаратними засобами, призначеними для стиснення, зберігання і обробки даних. Інтерфейс сумісний з великим числом відомих пристроїв. Кожен порт може використовувати як внутрішній таймер, так і зовнішній. Послідовний порт 0 має багатоканальні можливості.
Timer - 8-розрядний програмований таймер / лічильник забезпечує періодичну генерацію переривань.
Host Interface Port (головний зв'язковий порт) - забезпечує пряме сполучення з головним процесором ЕОМ. Наприклад Motorola 68000, Intel 8051 або інший процесор сімейства ADSP-2100 можуть бути легко з'єднані з головним інтерфейсом.
DMA Ports (порти DMA) - в ADSP-2181 внутрішній (IDMA) і байтовий (BDMA) DMA порти забезпечують ефективну передачу даних з внутрішньої пам'яті і в неї. IDMA порт має мультиплексний адреса і 16-бітну шину даних. IDMA порт повністю асинхронний дані в нього можуть записуватися, в той час коли ADSP-2181 повністю зайнятий.
Analog Interface (аналоговий інтерфейс) - процесори ADSP-21msp58 / 59 мають вбудовану схему для цифрової обробки аналогового сигналу. Ця схема містить АЦП (ADC) і ЦАП (DAC), аналогові і цифрові фільтри і паралельний інтерфейс зв'язку з ядром процесора.
Архітектура сімейства ADSP-2100 пристосована до виконання завдань за допомогою цифрового сигнального процесора і побудована таким чином, що пристрої за один такт можуть виконувати наступні дії:
* генерувати наступний адресу програми;
* Вибирати таку команду;
* Виконувати один або два кроки програми;
* Модифікувати один або два покажчика адреси даних;
* Виконувати обчислення.
В цьому ж такті процесори, які мають релевантні модулі можуть:
* приймати і / або передавати дані через послідовний порт;
* Приймати і / або передавати дані через головний порт інтерфейсу;
* Приймати і / або передавати дані через DMA порти;
* Приймати і / або передавати дані через аналоговий інтерфейс.
1.2. Системний інтерфейс і інтерфейс пам'яті
У кожному процесорі сімейства ADSP-2100 чотири внутрішніх шини з'єднують внутрішню пам'ять з іншими функціональними модулями:
- шина адреси;
- Шина даних;
- Шина пам'яті програм;
- Шина пам'яті даних.
Зовнішні пристрої можуть отримувати контроль над шинами допомогою сигналів надання (BR, BG). Процесори ADSP-2100 можуть працювати в той час коли шини надані іншого пристрою, поки не потрібно операції із зовнішньою пам'яттю.
Схема початкового завантаження дає можливість автоматичного завантаження внутрішньої пам'яті після того як її вміст було стерто. Це можна здійснювати за допомогою інтерфейсу пам'яті з EPROM, з головного комп'ютера, за допомогою головного порту інтерфейсу, а так само через BDMA порт процесора 2181. Програми можуть завантажуватися без застосування будь-яких додаткових апаратних засобів.
1.3. Система команд
Процесори сімейства ADSP-2100 використовують єдину систему команд для сумісності з пристроями з більш високою інтеграцією. Мікропроцесори ADSP-2171, ADSP-2181 і ADSP-21msp58 / 59 мають ряд додаткових команд. Система команд дозволяє виконувати мультифункціональні команди за один такт процесора, з іншого боку кожна команда може бути виконана окремо в своєму такті. Асемблер має алгебраїчний синтаксис, для підвищення зручності читання легкості кодування.
1.4. Ефективність сигнального процесора
Сигнальний процесор повинен бути не тільки дуже швидкодіючим, але задовольняти деяким вимогам в наступних областях:
* Швидка і гнучка арифметика - архітектура процесорів ADSP-2100 дозволяє в одному виробляти такі операції, як множення, множення з накопиченням, довільне зміщення, а так же ряд стандартних арифметичних і логічних операцій в одному циклі процесора.
* Розширений динамічний діапазон - 40-розрядний акумулятор має вісім резервних біт захисту від переповнення при послідовному підсумовуванні, які гарантують, що втрати даних бути не може.
* Вибірка двох операндів за один цикл - при розширеному підсумовуванні на кожному циклі процесора необхідно два операнда. Всі члени сімейства ADSP-2100 здатні підтримувати обробку даних з двома операндами, збережені чи дані в пам'яті чи ні.
* Апаратні циклічні буфери - великий клас алгоритмів обробки цифро-аналогових сигналів, включаючи цифрові фільтри вимагають наявності циклічних буферів. Архітектура сімейства ADSP-2100 має апаратні засоби для обробки покажчика адреси wraparound, що спрощує реалізацію кругових буферів.
* Перехід по нулю - повторювані алгоритми найбільш логічно висловлювати через цикли. Програма Sequenser ADSP-2100 підтримує роботу з циклічним кодом з нулем на верху, в об'єднанні зі структурою clearest це підвищує ефективність системи. Також немає препядствий для роботи з умовними переходами.

2. Основна архітектура

В цьому розділі описується основна архітектура процесорів сімейства ADSP-2100, схема якої приведена на рис. 2.1.
2.1. Обчислювальні модулі
Як вже говорилося вище кожен процесор сімейства ADSP-2100 містить три незалежних обчислювальних модуля:
- арифметико-логічний (ALU);
- Множення з накопиченням (MAC);
- Розширювач (shiffter).
Ці пристрої працюють з 16-розрядними даними і забезпечують апаратну підтримку мультиточности.
ALU виконує ряд стандартних арифметичних і логічних команд на додаток до примітивів ділення. MAC виконує одноцікловие операції множення, множення / додавання, множення / віднімання. Shiffter здійснює логічні і арифметичні зрушення, нормалізацію, денормализация і операцію отримання порядку, атак ж управління форматом даних, дозволяючи роботу з плавоющей крапкою. Обчислювальні модулі розміщуються послідовно один за одним, таким чином щоб вихід одного міг стати входом іншого в наступному циклі. Результати роботи модулів збираються на 16-розрядну R-шину.
Все три модуля містять вхідні і вихідні регістри, які доступні черех 16-розрядну DMD-шину. Комманда, виконувані в модулях, беруть як операндів дані знаходяться в регістрах введення і після виконання записують результат в регістри виводу. Регістри є хіба що проміжним сховищем між пам'яттю та обчислювальної схемою. R-шина дозволяє результату одного обчислення стати операндом до іншої операції. Це дозволяє заощадити час обходячись без зайвих пересилань модуль-пам'ять.

2.2. Генератори адрес даних і програма sequencer
Два спеціалізованих генератора адрес даних (DAGs) і потужна програма sequencer гарантують ефективне використання обчислювальних модулів. DAGs забезпечують адреси пам'яті, коли необхідно помістити дані з пам'яті в регістри введення обчислювальних модулів, або зберегти в результат з вихоних регістрів. Кожен DAG відповідає за чотири покажчика адреси. Якщо покажчик використовується для непрямої адресації то змінити значення деякого регістра. З двома генераторами процесор може видавати два адреси одночасно для вибірки з пам'яті двох операндів.
Для автоматичної адресації модуля кругових буферів значення довжини операнда може бути пов'язано з кожним покажчиком. (Кругова буферна особливість також використовується послідовними портами для автоматичної передачі даних).
DAG1 забезпечує адреси тільки для даних, DAG2 - для даних і програм. Коли в регістрі стану (MSTAT) встановлений відповідний біт режиму, адреса виведення DAG1 перш ніж потрапити на шину адреси інвертується. Ця особливість полегшує роботу в двійковій системі.
Програма Sequenсer

Сторінки: 1 2 3 4 5
загрузка...
ur.co.ua

енциклопедія  з сиру  аджапсандалі  ананаси  узвар