загрузка...

трусы женские
загрузка...
Реферати » Реферати з комп'ютерних наук » Опис процесорів сімейства ADSP

Опис процесорів сімейства ADSP

/>
В останньому випадку 16 біт встановлюється в 0 . Цей алгоритм застосовується на кожній операції округлення.
3.2.7. Зміщене округлення
Режим зміщеного округлення можливий в процесорах ADSP-217x, ADSP-218x і ADSP-21msp58/59. Цей режим вибирається шляхом установки біта BIARND регістра керування SPORT0. Якщо BIARND = 0 то використовується операція незміщеними округлення, якщо BIARND = +1, то зміщеного.
Приклад:

MR перед RND Усунутий результат RND незміщеними результат RND
00-0000-8000 00-0001-8000 00 - 0000-8000
00-0001-8000 00-0002-8000 00-0002-8000
00-0000-8001 00-0001-8001 00-0001 - 8001
00-0001-8001 00-0002-8001 00-0002-8001
00-0000-7FFF 00-0000-7FFF 00-0000-7FFF
00-0001-7FFF 00-0001-7FFF 00-0001-7FFF

Цей режим ефективний тільки, в тому випадку, коли значення регістра MR0 більше 0х8000. У всіх інших випадках працюють звичайні операції округлення. Цей режим дозволяє більш ефективно реалізовувати алгоритми, що використовують зміщене округлення, наприклад, підпрограми мовного стиснення GSM.

4. BARREL SHIFTER

Shifter надає повний набір зсувних функцій для 16 - і 32-розрядних операндів. Це арифметичні зрушення, логічні зрушення і нормалізація. Так само shifter виконує сортування. Ці базисні функції можуть бути об'єднані, щоб реалізувати роботу з числами будь-якого формату, у тому числі з плаваючою крапкою.
4.1. Опис блок схеми
Малюнок 4.1 ілюструє блок схему модуля зсуву. Shifter може бути розділений на наступні частини: масив зсуву, логіка OR / PASS, детектор порядку і логіка порівняння порядку.

Масив зсуву приймає 16-розрядні дані і в одному циклі може помістити їх в будь-якій позиції 32-розрядного поля виводу. Це дає 49 можливих розміщень в поле виводу. Розміщення 16-ти вхідних розрядів визначається кодом управління C та сигналом посилання HI / LO.
Масив зсуву та зв'язкова логіка OR / PASS оточені набором регістрів. Вхідний регістр Shifter (SI) містить дані для масиву зсуву і детектора порядку. SI-16-розрядний, записується і читається з DMD-шини. Як вхідні регістрів для масиву зсуву і детектора порядку можуть служити AR, SR або MR, підключені через R-шину. Вихідний 32-розрядний регістр SR розділений на дві частині по 16 розрядів: SR0 і SR1. Вони можуть бути завантажені з DMD шини і виведені на R-або DMD-шину. Також SR підключений до блоку OR / PASS логіки для проведення зрушень подвійної точності.

Сторінка: 1 2 3 4 5
 
Подібні реферати:
PCI & CompactPCI
PCI (Peripheral Component Interconnect bus) - шина для приєднання периферійних пристроїв.
Імітатор роботи процесора
Введення. У своїй роботі я спробував викласти загальну схему роботи процесора і проілюструвати її за допомогою програми-імітатора. У першій частині курсової роботи мною викладені основні теоретичні відомості про логічне пристрої мікропроцесора, його призначення та принципи роботи.
Вибір логічної структури процесора
ТЕХНІЧНЕ ЗАВДАННЯ. 1. Вибрати логічну структуру процесора (склад пристроїв, їх функції і принципи взаємодії), виходячи з принципів роботи ЕОМ Єдиної системи (ЕОМ загального призначення). 2
Однокристальні контролери сімейства МК51
Однокристальні контролери сімейства МК51 Однокристальні мікроконтролери - окремий клас мікросистем.
Арифметичні основи ЦВМ
Арифметичні ОСНОВИ ЦВМ 1.1. Системи числення У повсякденній практиці для подання чисел люди користуються майже виключно десяткового системою числення.
Контрольна з інформатики
Завдання № 1 Провести десяткове число в систему числення з основою "b". Число b 3693,3 8 Уявімо число 3693,3 як 3693 і 0,3 Спочатку переводимо цілу частину числа. 3693: 8 = 461 (залишок 5) 461: 8 = 57 (залишок 5) 57: 8 = 7 (залишок 1) 7: 8 = 0 (залишок 7) 7155 Переводимо дробову частину. 0,3 * 8 = 2,4 (ціла частина 2) 0,4 * 8 = 3,2 (ціла частина 3) 0,2 * 8 = 1,6 (ціла частина 1) 0,231 Тепер складемо цілу і дробову частину, отримаємо 7155,231 Перевірка: 7 * 83 +1 * 82 +5 * 81 +5 * 80 +2 * 8-1 +3 * 8-2 +1 * 8-3 => => 3584 +64 +40 +5 +2 * 0,125 +3 * 0,0156 +0,0019 = 3693,2987 = 3693,3 Завдання № 2 Провести вихідне 8 - ковий число в десяткове. b число 8 3235,52 Використовуємо наступну формулу для перекладу. Y = a n-1 * bn-1 + a n-2 * bn-2 + ... + a1 * b1 + a 0 * b0 + a-1 * b-1 + a-2 * b-2 + ak * bk ... Де n-
Мікропроцесор Z80 його структура і система команд
Архітектура мікропроцесора Z-80 фірми ZILOG грунтується на архітектурних принципах мікропроцесора 8080 і дозволяє виконувати всі 78 команд цього мікропроцесора, а також 80 додаткових команд.
Порівняння архітектури POWER з іншими RISC архітектурою.
Порівняння архітектури POWER з іншими RISC архітектурою. Аркадьєв Олександр, Буторін Махмуд, гр.
PCI - шина
PCI - шина PCI (Peripheral Component Interconnect bus) - шина для приєднання периферійних пристроїв.
Особливості архітектури PA-RISK компанії Hewlett-Packard
1. ХАРАКТЕРИСТИКА існуючу архітектуру 1.1 Основні відмінності CISC і RISC архітектур Двома основними архитектурами набору команд, що використовуються комп'ютерної промисловістю на сучасному етапі розвитку обчислювальної техніки (відповідно до [2]) є архітектури CISC і RISC
Відеоадаптер EGA, VGA
ВСТУП Спочатку персональні комп'ютери IBM PC комплек-Това відеоадаптером MDA з монохромним діплеем.
Обчислювальна техніка
I частина: Проектування виродженого автомата. Спроектувати на елементах ТТЛ "генератор 4-х розрядних кодів" деякої системи числення. Тобто
80386 процесор
Зміст 1.Вступ 2.Режіми процесора 2.1.Реальний режим 2.2.Защіщенний режим 3.Типи даних 4.Регістри 4.1.Регістри загального призначення 4.2. Регістр системних прапорів 4.3.Регістри сегментів 4.4.Регістри управління сегментированной пам'яттю 4.5.Указатель команд 4.6.Регістри управління 4.7.Регістри налагодження 4.8.Буфер асоціативної трансляції 5.Сістема команд 5.1.Формат команд 5.2.Опісаніе позначення 5.3.Спісок команд 1.
Основні типи комп'ютерів
Для порівняння продуктивності процесорів застосовуються різні способи вимірювання.
Огляд процесорів і шин ПВМ починаючи з 386 машин
- 2 - 1. Введення в МП 80386 фірми Intel МП вийшов на ринок з унікальною перевагою
Контрольна з інформатики
Завдання. Обчислити добуток елементів масиву, що перевищують заданий число С, тобто yk> C, для х? [A, b] і змінюється з кроком h. 1 + x +?? X, де x <5 yk =?? 2 - cosx, де 5? x? 8 ln (1 + x), де x> 8 Етап 1.
Мікроконтролер 8250
ІС послідовного ассінхронном інтерфейсу WD8250 ХАРАКТЕРНІ ОСОБЛИВОСТІ * Спроектована для найбільш простого під'єднання до самим широко використовуваним микропроцессорам (Z-80, 8080А, 6800 і т.д.). * Повна подвійна буферизація. * Незалежне керування передачею, прийомом, лініями стану, перериванням. * Програмований генератор швидкості передачі дозволяє ділити будь-які вхідні синхроімпульси на число від 1 до (2 ** 16-1) і виробляє внутренную шістнадцятикратний синхронізацію. * Незалежний введення синхронізуючих імпульсів приймача. * Повністю програмований послідовний інтерфейс. Характеристики: - 5, 6, 7 або 8-ми бітові дані; - Формування біта контролю парності або непарності і його виявлення; - Формування 1, 1,5 або 2-х степових бітів;-
Багатофункціональний контролер ВЗУ
Завдання на курсове проектування ... з дисципліни "Теорія і проектування ЕОМ": Розробити структурну схему багатофункціонального контролера ВЗП
Pentium II
Найбільш високопродуктивний процесор, що поєднує потужність процесора PentiumR Pro з можливостями технології MMXT Процесор Pentium II з тактовою частотою 266 МГц, відповідно до стандартних еталонним тестів (1), забезпечує підвищення продуктивності від 1.6x до 2x в порівнянні з процесором Pentium-200 МГц, і більше, ніж в 2 рази при оцінці за допомогою мультимедійних тестів (2) Як і процесор Pentium Pro, процесор Pentium II використовує архітектуру подвійної незалежної шини, що підвищує пропускну здатність і продуктивність Використовує нову технологію корпусів - картридж з одностороннім контактом (Single Edge Contact - SEC) Оптимізовано для роботи з 32-розрядними додатками і операційними системами 32 Kб (16K/16K) неблокіруемой кеш першого рівня.
загрузка...
ur.co.ua

енциклопедія  з сиру  аджапсандалі  ананаси  узвар