загрузка...

трусы женские
загрузка...
Реферати » Реферати з комп'ютерних наук » Порівняння архітектури POWER з іншімі RISC архитектурами.

Порівняння архітектури POWER з іншімі RISC архитектурами.

Порівняння архітектури POWER з іншімі RISC архитектурами.
Аркадьєв Олександр, Буторін Махмуд, гр. 339.
Архітектура POWER
1. Еволюція архітектури POWER у Напрямки архітектури PowerPC
2. PowerPC 601
3. Процесори PowerPC 603
Опіс архітектури та Принципів роботи мікропроцесорів сімейства PowerPC
1. Загальні Відомості
2. Архітектура и робота процесора.
2.1 Потік команд.
2.2 Черга команд и Пристрій розподілу.
2.3 Пристрій ОБРОБКИ переходів.
2.4 Пристрій завершення команди.
2.5 Пристрої Виконання.
2.5.1 Пристрої Виконання цілочісельніх команд (IU).
2.5.2 Пристрій Виконання команд з Плаваюча Крапка (FPU)
2.5.3 Пристрій завантаження / запису (LSU).
2.5.4 Пристрій системних регістрів (SRU).
2.6 Пристрій управління пам'яттю (MMU)
2.7 Вбудовані кеші команд и даних.
3. Системний інтерфейс. Схема вісновків процесора.
3.1 Шині адреси и даних функціонують Окремо. Використовують два види доступів до пам'яті и
Пересилання даних.
3.2 Груп вісновків процесора 750.
4. Регістрі и програмна модель PowerPC.
4.1 Регістрі PowerPC.
4.2 Система команд PowerPC.
Архітектура POWER
Архітектура POWER у багатьох відношеннях являє собою традіційну RISC-архітектуру. Вона дотрімується найбільш Важлива відмінніх особливую RISC: фіксованої довжина команд, архітектури Регистр-Регистр, простих способів адресації, простих (что НЕ вімагають інтерпретації) команд, великого реєстрового файлу и трехоперандного (неруйнівного) формату команд. Однак архітектура POWER має такоже декілька Додатковий властівостей, Які відрізняють ее від других RISC-архітектур.
По-перше, набор команд БУВ Заснований на Ідеї суперскалярной ОБРОБКИ. У базовій архітектурі командіровку розподіляються по трьох Незалежних виконавчим прибудували: Влаштування переходів, пристрою з фіксованою точкою и Влаштування з Плаваюча Крапка. Командіровку могут направлятіся в шкірному з ціх прістроїв одночасно, де смороду могут Виконувати одночасно и закінчуватіся не в порядку Надходження. Для Збільшення рівня паралелізму, Який может буті досягнутості на практіці, архітектура набору команд візначає для шкірного з прістроїв незалежний набор регістрів. Це мінімізує зв'язку та сінхронізацію, необхідні между прибудували, дозволяючі тім самим виконавчим прибудували налаштовуватіся на дінамічну суміш команд. Будь-яка зв'язок За даними, требующаяся между прибудували, винна аналізуватіся компілятором, Який может ее Ефективно спланувати. Слід Зазначити, то багато Тільки концептуальна модель. Будь-який конкретній процесор з архітектурою POWER может розглядаті будь-яке з концептуальних прістроїв як безліч виконавчих прістроїв для ПІДТРИМКИ Додатковий паралелізму команд. Альо Існування МОДЕЛІ виробляти до узгодженої розробці набору команд, Який природно підтрімує ступінь паралелізму прінаймні рівну трьом.
По-іншому, архітектура POWER розширено кількома "змішанімі" командами для СКОРОЧЕННЯ часів Виконання. Можливо Єдиним недоліком технології RISC в порівнянні з CISC, є ті, что іноді вона вікорістовує Більшу кількість команд для Виконання одного и того ж Завдання. Було виявлено, что в багатьох випадка Збільшення розміру коду можна унікнуті путем невеликого Розширення набору команд, Яке зовсім НЕ означає повернення до складних командам, подібним командам CISC. Наприклад, значний частина Збільшення програмного коду булу виявля в кодах прологу и епілогу, пов'язаних Із збереженням и відновленням регістрів во время виклику процедури. Щоб усунуті цею фактор IBM ввела команди "груповий завантаження и записи", Які забезпечують Пересилання декількох регістрів в / з пам'яті помощью єдиної команди. Догоди про зв'язки, вікорістовувані компиляторами POWER, розглядають задачі планування, колектівні бібліотеки и дінамічне зв'язування як простий, єдиний Механізм. Це Було Зроблено помощью непрямої адресації помощью табліці змісту (TOC - Table Of Contents), яка модіфікується во время завантаження. Командіровку груповий завантаження и записи були Важлива елементом ціх Угод про зв'язки.
Іншім прикладом змішаних команд є можлівість модіфікації базового регістра вновь Обчислення ефективного адресою при віконанні операцій завантаження або запису (аналог Автоінкрементній адресації). Ці командіровку усувають необхідність Виконання Додатковий команд Додавання, Які в Іншому випадка Потрібні були б для инкрементирования індексу при Звернення до масівів. Хочай Це змішана Операція, вона НЕ заважає работе традіційного RISC-конвеєра, оскількі модіфікованій адреси Вже Обчислення и порт записи реєстрового файлу во время Очікування Операції з пам'яттю Вільний.
Архітектура POWER Забезпечує такоже кілька других способів СКОРОЧЕННЯ годині Виконання команд Такі як: обширний набор команд для маніпуляції бітовімі полями, змішані командіровку множення-складання з Плаваюча точкою, установку регістра умов в якості побічного ЕФЕКТ нормального Виконання командіровку и командіровку завантаження и запису рядків (Які Працюють з довільно вірівнянімі рядками байтів).
Третім фактором, Який відрізняє архітектуру POWER від багатьох других RISC-архітектур, є відсутність механізму "Затримання переходів". Зазвічай цею Механізм Забезпечує Виконання команді, наступної за командою умовного переходу, перед Виконання самого переходу. Цею Механізм Ефективно працював в ранніх RISC-машинах для Заповнення "бульбашки", что з'являється при оцінці умів для Вибори Напрямки переходу и Вибірки нового потоку команд. Однак у більш просунути, суперскалярних машинах, цею Механізм может віявітіся неефективно, оскількі один такт затримки команду переходу может привести до з'являться кількох "бульбашок", Які НЕ могут буті покріті помощью одного архітектурного слота затримки. Майже всі Такі машини, щоб усунуті Вплив ціх "бульбашок", змушені вводіті Додаткове обладнання (Наприклад, кеш-пам'ять адреса переходів). В таких машинах Механізм Затримання переходів становится НЕ Тільки мало ефективна, а й привносити значний складність в логіку ОБРОБКИ послідовності команд. Замість цього архітектура переходів POWER булу організована для ПІДТРИМКИ методики "попередня перегляду умовних переходів" (branch-lockahead) i методики "згортання переходів" (branch-folding).
Методика реалізації умовних переходів, вікорістовувана в архітектурі POWER, є четвертим унікальною властівістю порівняно з іншімі RISC-Процесори. Архітектура POWER візначає розшірені Властивості регістру умів. Проблема архітектур з традіційнім Регістром умів Полягає в тому, что установка бітів умів як побічного ЕФЕКТ Виконання команді, ставити серйозні обмеження на можлівість компілятора Изменить порядок проходження команд. Крім того, Регистр умів являє собою єдиний архітектурний ресурс, что створює серйозно вузьке горло в машіні, яка паралельно Виконує кілька команд або Виконує команди не в порядку їх з'явиться в Програмі. Деякі RISC-архітектури омінають Цю проблему путем полного віключення Зі свого складу регістра умів и вімагають установки коду умів помощью команд порівняння в універсальний РЕГІСТР, або путем включення Операції порівняння в саму команду переходу. Останній ПІДХІД потенційно перевантажує конвеєр команд при віконанні переходу. Тому архітектура POWER вместо того, щоб віправляті проблеми, пов'язані з традіційнім підходом до регістру умів, пропонує: a) наявність спеціального біта в коді Операції кожної команді, что Робить модіфікацію регістру умів Додатковий можлівістю, и тім самим відновлює здатність компілятора Реорганізувати код, и b) кілька (Вісім) регістрів умів для того, щоб обійті проблему єдиного ресурсу и Забезпечити больше число імен регістру умів так, что компілятор может розмістіті и розподіліті ресурси регістру умів, як ВІН Це Робить для універсальніх регістрів.
Іншою причиною Вибори МОДЕЛІ розширеного регістра умів є ті, что вона узгоджується з організацією машини у вігляді Незалежних виконавчих прістроїв. Концептуально Регистр умів є локальним по відношенню до пристрою переходів. Отже, для ОЦІНКИ напрями Виконання умовного переходу не обов'язково Звертатися до Універсального регистровому файлу (Який є локальним для пристрою з фіксованою Крапка). Для того щабель, з Якою компілятор может заздалегідь спланувати модіфікацію коду умови (і / або завантажити заздалегідь регістрі адреси переходу), апаратура может заздалегідь переглянути и згорнути Умовні переходь, віділяючі їх з потоку команд. Це дозволяє звільніті в конвеєрі тімчасової слот (такт) відачі команді, зазвічай зайнятості командою переходу, и Дає можлівість диспетчеру команд створюваті безперервній лінійній потік команд для обчислювальних виконавчих прістроїв.
Перша реалізація архітектури POWER з'явилася на ринку в 1990 году. З тихий пір компанія IBM представила на ринок ще Дві Версії процесорів POWER2 и POWER2 +, что забезпечують підтрімку кеш-пам'яті другого рівня и мают Розширення набор команд.
За Даними IBM процесор POWER вімагає менше одного такту для віконанні однієї команді у порівнянні з пріблізно 1.25 такту у процесора Motorola 68040, 1.45 такту у процесора SPARC,

Сторінки: 1 2 3 4 5 6
загрузка...
ur.co.ua

енциклопедія  з сиру  аджапсандалі  ананаси  узвар